Процессоры «Мультикор»
Цифровой сигнальный процессор 1892ВМ10Я
сигнальные процессоры микропроцессоры компьютеры и комплектующие микроэлектроника компьютеры вычислительная техника программное обеспечение высокие технологии радиотехника и электроника
Трехъядерная «система на кристалле» сигнального процессора 1892ВМ10Я разработана с использованием только собственных IP-блоков библиотеки платформы «МУЛЬТИКОР».
Процессор обеспечивает соотношение «мощность потребления ядра/производительность» менее 0,4 мВт/MFLOP при максимальной частоте работы микросхемы (250 МГц, 4 GFLOPs) в диапазоне температур от -60 °C до +85 °С, повышенном напряжении питания и потребляемой мощности ядра около 1,5 Вт. Микросхема потребляет около 130 мВт в реальных приложениях при работе на частоте 100 МГц. Микросхема изготовлена по технологии КМОП с минимальными топологическими размерами элементов 0,13 мкм. Количество транзисторов в микросхеме 1892ВМ10Я — 50,2 млн.
Микросхема продолжает ряд многоядерных сигнальных микропроцессоров серии «Мультикор» (1892ВМxx), обеспечивая совместимость снизу по программному обеспечению с микропроцессорами данной серии и является современным микропроцессором обработки сигналов (ЦОС) широкого применения, не уступающим по возможностям зарубежным аналогам.
Поддержка различных мультимедийных и коммуникационных функций в микросхеме обеспечивают возможность создание на ее основе отечественной программируемой процессорной платформы для проектирования радиосредств нового поколения связи для мобильных терминалов и подвижных платформ, программную унификацию разрабатываемых радиосредств, перепрограммирование, масштабирование и многопроцессорную наращиваемость их вычислительных мощностей.
Архитектура микропроцессора — трехъядерная гетерогенная, MIMD-типа на базе ядер из библиотеки платформы «МУЛЬТИКОР»: процессорного CPU-ядра с архитектурой MIPS32 и программируемого ядра сигнального процессора (двухпроцессорного кластера DSP) с плавающей и фиксированной точкой, дополненная многоканальным коррелятором для ГЛОНАСС/GPS навигации.
И CPU, и DSP-ядра имеют возможность независимого доступа к ресурсам микросхемы. DSP-ядра имеют доступ ко всему адресному пространству микросхемы, в том числе к регистрам DMA-каналов и периферийных блоков. При одновременном доступе к одним и тем же ресурсам приоритет предоставляется CPU.
Применение в структуре процессора двухпортовых ОЗУ обеспечивает их одновременное использование парами CPU/DSP, CPU/DMA или DSP/DMA. Поэтому параметры реальной производительности устройств процессора близки к пиковым, так как ввод и вывод данных и промежуточных результатов процессорных ядер возможен одновременно с основными вычислениями.
Ядро CPU (RISCore32F64) имеет 32/64-разрядный акселератор (FPU), обеспечивающий выполнение операций сложения, умножения и деления с одинарной и двойной точностью в формате с плавающей точкой. Микросхема содержит устройство управления памятью (MMU) на основе полностью ассоциативного буфера преобразования адресов (TLB) объемом 16 двойных ячеек, кэш команд объемом 16 Кбайт, кэш данных объемом 16 Кбайт.
При работе на частоте 250 МГц CPU обеспечивает следующие параметры производительности на известных тестовых задачах:
Средства разработки
Процессор обеспечивает соотношение «мощность потребления ядра/производительность» менее 0,4 мВт/MFLOP при максимальной частоте работы микросхемы (250 МГц, 4 GFLOPs) в диапазоне температур от -60 °C до +85 °С, повышенном напряжении питания и потребляемой мощности ядра около 1,5 Вт. Микросхема потребляет около 130 мВт в реальных приложениях при работе на частоте 100 МГц. Микросхема изготовлена по технологии КМОП с минимальными топологическими размерами элементов 0,13 мкм. Количество транзисторов в микросхеме 1892ВМ10Я — 50,2 млн.
Микросхема продолжает ряд многоядерных сигнальных микропроцессоров серии «Мультикор» (1892ВМxx), обеспечивая совместимость снизу по программному обеспечению с микропроцессорами данной серии и является современным микропроцессором обработки сигналов (ЦОС) широкого применения, не уступающим по возможностям зарубежным аналогам.
Поддержка различных мультимедийных и коммуникационных функций в микросхеме обеспечивают возможность создание на ее основе отечественной программируемой процессорной платформы для проектирования радиосредств нового поколения связи для мобильных терминалов и подвижных платформ, программную унификацию разрабатываемых радиосредств, перепрограммирование, масштабирование и многопроцессорную наращиваемость их вычислительных мощностей.
Архитектура микропроцессора — трехъядерная гетерогенная, MIMD-типа на базе ядер из библиотеки платформы «МУЛЬТИКОР»: процессорного CPU-ядра с архитектурой MIPS32 и программируемого ядра сигнального процессора (двухпроцессорного кластера DSP) с плавающей и фиксированной точкой, дополненная многоканальным коррелятором для ГЛОНАСС/GPS навигации.
И CPU, и DSP-ядра имеют возможность независимого доступа к ресурсам микросхемы. DSP-ядра имеют доступ ко всему адресному пространству микросхемы, в том числе к регистрам DMA-каналов и периферийных блоков. При одновременном доступе к одним и тем же ресурсам приоритет предоставляется CPU.
Применение в структуре процессора двухпортовых ОЗУ обеспечивает их одновременное использование парами CPU/DSP, CPU/DMA или DSP/DMA. Поэтому параметры реальной производительности устройств процессора близки к пиковым, так как ввод и вывод данных и промежуточных результатов процессорных ядер возможен одновременно с основными вычислениями.
Ядро CPU (RISCore32F64) имеет 32/64-разрядный акселератор (FPU), обеспечивающий выполнение операций сложения, умножения и деления с одинарной и двойной точностью в формате с плавающей точкой. Микросхема содержит устройство управления памятью (MMU) на основе полностью ассоциативного буфера преобразования адресов (TLB) объемом 16 двойных ячеек, кэш команд объемом 16 Кбайт, кэш данных объемом 16 Кбайт.
При работе на частоте 250 МГц CPU обеспечивает следующие параметры производительности на известных тестовых задачах:
- Coremark — 484,3 (1,94 Coremark/MHz);
- Whetstone (FPU) — 157,1 MIPS;
- Dhrystone (ALU) — 475059 итераций в секунду;
- Linpack (FPU) — 25042,5 KFLOPS (100 KFLOPS/MHz).
- Тактовая частота: 250 МГц.
- Пиковая производительность DSP-кластера:
- в формате плавающей точки (24е8, стандарт IEEE754): 4000 Моп/с или 4000 MFLOPs, что соответствует 16 операциям с плавающей точкой (IEEE 754) за 1 такт;
- в формате фиксированной точки (int32): 4000 Моп/с, что соответствует 16 32-битным операциям с фиксированной точкой за 1 такт;
- в формате фиксированной точки (int16): 16000 Моп/с, что соответствует 64 16-битным операциям с фиксированной точкой за 1 такт;
- в формате фиксированной точки (int8): 24000 Моп/с, что соответствует 96;байтным операциям с фиксированной точкой за 1 такт;
- FFT-1024 (комплексное): 6 мкс (блочная плавающая точка, 16 бит) и 16,7 мкс (плавающая точка, 32 бита, IEEE754).
- Интегральный объем встроенной памяти: около 4 Мбит.
- 32-разрядный порт MPORT со встроенным контроллером доступа к внешней памяти типа SRAM/ SDRAM/ SBSRAM/ FLASH/ ROM;
- встроенный DMA-контроллер;
- последовательные порты I2C, Ethernet 10/100 Мбит/с, 2 порта UART, 4 многофункциональных порта MFBSP (I2S/ SPI/ SHARC LPORT/ GPIO) с DMA.
- порты ввода и вывода видеоданных.
- встроенный умножитель/делитель входной частоты (PLL);
- интервальный таймер (IT), таймер реального времени (RTT), сторожевой таймер (WDT).
- Многоканальный навигационный коррелятор (МСС):
- 24 канала слежения;
- навигационные сигналы GPS С/A, GPS L2С, ГЛОНАСС СТ;
- устройство быстрого поиска FSE (Fast Search Engine).
- порт JTAG, встроенные средства отладки программ (OnCD).
- программная совместимость снизу c серией сигнальных процессоров «Мультикор» (1892ВМxx) разработки НПЦ «ЭЛВИС».
- напряжение питания микропроцессора: напряжение питания ядра: 1,2 В; изменение напряжения питания: ±5%; напряжение питания периферии 3,3 В;
- частота/ максимальная мощность потребления ядра, МГц/ мВт: 100/ 567 и 250/ 1512, приведены пиковые значения для наихудших условий в пределах ТУ (температура +85 °С, питание 1,2 В+5%).
- программируемые режимы энергосбережения.
- диапазон рабочих температур: от -60 °C до +85 °С.
- корпус: HSBGA-400, 21×21мм, шаг по выводам 1 мм.
| Название документа | Дата | Размер | Скачать |
| Микросхема 1892ВМ10Я. Краткая информация | 13.02.2017 | 409 Кб | |
| Микросхема интегральная 1892ВМ10Я. Руководство пользователя | 31.01.2018 | 6 Mб | |
| Процессорное ядро RISCore32. Система команд | 10.09.2012 | 1,1 Mб | |
| DSP-кластер DELcore-30M. Архитектура | 03.12.2010 | 2,4 Mб | |
| DSP-кластер DELcore-30M. Архитектура. Приложение 1. Базовая система инструкций | 03.12.2010 | 5,6 Mб | |
| DSP-кластер DELcore-30M. Архитектура. Приложение 2. Расширение системы инструкций | 03.12.2010 | 4,2 Mб | |
| DSP-ядро ELcore-30M. Перечень выявленных ограничений | 12.02.2018 | 605 Кб | |
| Техническое описание многоканального навигационного коррелятора | 09.10.2012 | 646 Кб | |
| Микросхема интегральная 1892ВМ10Я. Габаритный чертеж | 02.03.2017 | 89 Кб | |
| Библиотека элементов (PCAD) | 05.02.2014 | 747 Кб | |
| Микросхема интегральная 1892ВМ10Я. Библиотечный элемент Altium Designer | 30.04.2014 | 12 Кб | |
| Библиотека элементарных математических функций для процессора 1892ВМ10Я. Руководство программиста | 01.06.2012 | 174 Кб | |
| Библиотека ЦОС для процессора 1892ВМ10Я. Руководство программиста | 11.11.2011 | 152 Кб | |
| Описание набора тестов производительности CPU-ядра процессора 1892ВМ10Я | 05.05.2012 | 141 Кб | |
| Сборка и настройка ядра mcLinux для процессора 1892ВМ10Я | 26.07.2011 | 69 Кб | |
| Работа с эмулятором USB-JTAG для процессоров серии «Мультикор» | 03.12.2014 | 174 Кб | |
| Применение процессоров серии «Мультикор». Использование отладчика MDB | 30.01.2015 | 265 Кб | |
| Применение процессоров серии «Мультикор». Работа с памятью. Преобразование адресов и кэширование | 23.01.2015 | 195 Кб | |
| Применение процессоров серии «Мультикор». Рекомендации по проектированию принципиальной электрической схемы | 03.05.2018 | 429 Кб | |
| Применение процессоров серии «Мультикор». Обработка прерываний | 09.03.2017 | 596 Кб | |
| Применение процессоров серии «Мультикор». Работа с каналами DMA | 19.01.2017 | 403 Кб | |
| Применение процессоров серии «Мультикор». Работа с портом внешней памяти общего назначения (MPORT) | 25.07.2016 | 194 Кб | |
| Работа с портом VPOUT микросхемы 1892ВМ10Я на примере модуля дисплея MC-LCD-TOUCH | 27.11.2018 | 1,3 Mб | |
| Пример работы с портом VPOUT микросхемы 1892ВМ10Я | 27.11.2018 | 312 Кб | |
| Применение SPI флэш-памяти S25FL256 совместно с микросхемой 1892ВМ10Я | 29.04.2019 | 1,4 Mб | |
| Пример работы с SPI флэш-памятью S25FL256 совместно с микросхемой 1892ВМ10Я | 29.04.2019 | 20 Кб | |
| Применение параллельной флэш-памяти S25FL256 совместно с микросхемой 1892ВМ10Я | 29.04.2019 | 1,2 Mб | |
| Пример работы с параллельной флэш-памятью S25FL256 совместно с микросхемой 1892ВМ10Я | 29.04.2019 | 13 Кб | |
| Вся документация | |||
| Отладочный модуль NVCom-02TEM-3U | |
| Среда разработки и отладки программ MCStudio 3M (демо). Скачать (171 Мбайт) | |
| Среда разработки и отладки программ MCStudio 4 (демо). Скачать (237 Мбайт) | |
| Эмулятор MC-USB-JTAG | |
| ОС Linux | |
| Операционная система uOS | |
| Набор тестов производительности CPU-ядра процессора 1892ВМ10Я |
Смотрите также
 | Нпц Элвис, Москва Радиационно-стойкая микросхема ФАПЧ 1288ПЛ1У |
 | Нпц Элвис, Москва Система на кристалле (SoC) ELISE для устройств с компьютерным зрением |
 | Нии Субмикрон, Москва Высоконадежная , сбое-отказоустойчивая аппаратура управляющих вычислительных комплексов реального времени |