ИННИ — эффективная площадка для продвижения продукции и услуг российских производителей

Создайте страницу
вашего предприятия
бесплатно

Периферийные модули

Ячейка модуля последовательных каналов МПК/М


периферийные модули компьютеры и комплектующие компьютеры вычислительная техника программное обеспечение информационные технологии высокие технологии

Ячейка модуля последовательных каналов МПК/М
Ячейка модуля последовательных каналов мезонинная МПК/М предназначена для сопряжения рабочей станции с периферийными устройствами или другими рабочими станциями посредством последовательных интерфейсовRS-422/RS-485. Представляет собой стандартную ячейку расширения в конструктивеРМС.

Информация

Ячейка модуля последовательных каналов мезонинная МПК/М предназначена для сопряжения рабочей станции с периферийными устройствами или другими рабочими станциями посредством последовательных интерфейсовRS-422/RS-485. Представляет собой стандартную ячейку расширения в конструктивеРМС. Устанавливается с помощью соединителей мезонинаРМС. Внешний соединитель ячейки расположен на его передней панели.

Характеристики

ПараметрЗначение
Интерфейсы4 × RS-422/RS-485, PCI
Максимальная частота передачи, Мбит/с10
Максимальная длина неэкранированного кабеля, м12 при 10 Мбит/с
Частоты синхронизации, МГц:
с шины PCI33
от генератора, установленного на модуле14,7456 МГц
Средняя наработка на отказ, ч, не менее9000
Группа исполнениязависит от ВК
Потребляемая мощность, Вт6
Диапазон рабочих температур внешних условий применения, °Сзависит от ВК
Год начала производства2005

Состав

Основные составные части ячейки МПК/М
  • соединитель HDRA-E68LFD1T-SL+;
  • контроллер KMPK – программируемая логическая интегральная схема (ПЛИС) EP1C12Q240I7 фирмы Altera;
  • ППЗУ контроллера KMPK;
  • приёмопередатчик – микросхема MAX3079EESD;
  • микросхема ПЗУ МПК-М;
  • источник питания LMS1587IS-1,5 (3,3 В → 1,5 В);
  • генератор 14,7456 МГц – осциллятор SG-8002CA 14.7456MPCM;
  • соединители Х1, Х2 мезонина РМС.
Структура ячейки МПК/МЯчейка позволяет одновременно работать с 4-мя последовательными каналами. Доступ к внутренним регистрам последовательных каналов осуществляется только размером 1 байт. Ячейка использует асинхронный протокол передачи с параметрами:
  • дуплексная передача;
  • 5, 6, 7 или 8 бит/символ;
  • 1, 1.5 или 2 стоп бита;
  • возможна проверка и генерация бита чётности/нечётности;
  • основные скорости обмена в бод/с: 300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 76800, 115200.
Контроллер модуля последовательного канала(KМPK)–основной компонент ячейки МПК/М. содержит четыре контроллера последовательных каналов (UART), совместимых по набору функций и регистров с последовательным контроллером серии 16550. Все контроллеры UART, имеют маскируемые линии прерываний. На шину PCI выходит объединённая от всех UART одна линия прерываний – INTA. Контроллер последовательных каналов UART содержит один универсальный асинхронный канал передачи. UART содержит 8 внутренних регистров, доступных по записи. Эти регистры определяют режим и параметры передачи. Кроме того, имеется группа глобальных регистров, которые управляют дополнительными режимами и содержат дополнительную полезную информацию.
Доступ к регистрам осуществляется напрямую. В фазе адреса обращения PCI на шину адресов/данных выставляется адрес соответствующего регистра. В фазе данных, в случае записи, на шину адресов/данных выставляются данные для записи в регистр, а в случае чтения – с шины адресов/данных осуществляется считывание содержимого регистра.
UART содержит FIFO передатчика глубиной 32 байт (символа) и FIFO приёмника глубиной 64 байт (символа). Через регистр FCR имеется возможность установки уровня заполнения FIFO приёмника для формирования прерывания.
Ячейка МПК/М работает в режиме «Целевого устройства». Режимы работы ячейки МПК/М задаются и реализуются в управляющем ПЛИС KМPK.
Ячейка МПК/М может работать в следующих режимах:
  • Запись/чтение регистров ячейки.
  • Установка и чтение регистра прерываний.
  • Запись в FIFO передатчика и чтение FIFO приёмника ячейки.
Ячейка МПК/М состоит из двух частей:
  • логики для взаимодействия с PCI;
  • логики для реализации последовательного интерфейса.
Все несанкционированные обращения выполняются прерыванием и считыванием регистра прерываний, где каждый разряд позиционно говорит о виде прерывания. Все прерывания маскируются.

ПО

Поддерживаются драйверы для платформы «Эльбрус».

Смотрите также

© 2014–2024 V2PK2