ИННИ — эффективная площадка для продвижения продукции и услуг российских производителей

Создайте страницу
вашего предприятия
бесплатно

Микропроцессоры и СБИС

Микропроцессор МЦСТ R500


микропроцессоры Эльбрус микропроцессоры компьютеры и комплектующие микроэлектроника компьютеры вычислительная техника программное обеспечение высокие технологии радиотехника и электроника

Микропроцессор МЦСТ R500
Малогабаритный и экономичный микропроцессор при технологических нормах 130 нм и тактовой частоте 500 МГц.

Информация

Микропроцессор МЦСТ R500 (1891ВМ2) – малогабаритный и экономичный микропроцессор при технологических нормах 130 нм и тактовой частоте 500 МГц. Полностью совместим с архитектурой SPARC v.8. Микропроцессор имеет один конвейер команд и запускает на выполнение до 1 команды в такт.
Особенности процессора МЦСТ R500:
  • Кэш-память 1-го уровня – встроенная 48 Кбайт.
  • Кэш-память 2-го уровня – внешняя до 4 Мбайт.
  • В одной системе с общей памятью может быть объединено до 4 микропроцессоров МЦСТ R500.
  • Для связи процессоров друг с другом, с модулями памяти и устройствами ввода/вывода используется стандартная шина MBus, обеспечивающая когерентность кэш-памяти в многопроцессорных системах.
  • Для реализации контроллера памяти и контроллеров периферийных устройств используются микросхемы программируемой логики.
Основная сфера применения микропроцессора МЦСТ R500 – построение вычислительных систем, рабочих станций и персональных ЭВМ. В частности, микросхема 1891ВМ2 является базовым вычислительным элементом, применяемым для построения вычислительных комплексов типа «Эльбрус-90 микро» и семейства ЭВМ аппаратно-программной платформы «Багет».
Микропроцессор МЦСТ R500 выпускается с 2004 года. На базе процессора серийно производятся вычислительные модули форм-факторов ATX, CompactPCI 6U и малогабаритные модули форм-фактора ETX.

Характеристики

ХарактеристикаЗначение
Обозначение микросхемы1891ВМ2
АрхитектураSPARC V8
Тактовая частотадо 500 МГц
Число ядер1
Операций в такт (на ядро)1
Кэш-память данных 1-го уровня, на ядро32 Кб
Кэш-память команд 1-го уровня, на ядро16 Кб
Объём внешней кэш-памяти4 МБ
Организация оперативной памятишина MBus
Пропускная способность шины MBus0,8 ГБ/сек
Технологические характеристики микросхемы
Технологический процесс130 нм
Количество транзисторов4,9 млн.
Напряжение питания1,0 В, 2,5 В
Рабочий диапазон температуры среды- 60…+85 град. С
Потребляемая мощность1 Вт
Год начала производства2004
В соответствии со спецификацией SPARC v.8 микропроцессор МЦСТ R500 характеризуется следующими свойствами:
  • Линейное 32-битовое адресное пространство.
  • 136-регистровый файл с 8 окнами по 16 регистров и окном из 8 глобальных регистров.
  • Отдельный регистровый файл вещественных регистров, который может трактоваться в исполняемой программе как набор из 32 регистров одинарного формата (32 бита), или 16 регистров двойного формата (64 бита), или как смешанное количество регистров одинарного и двойного форматов.

Галерея

Смотрите также

© 2014–2024 V2PK2