Микропроцессор Эльбрус-2СМ

Двухъядерный микропроцессор «Эльбрус-2СМ» с архитектурой«Эльбрус»на основе архитектуры широкого командного слова, адаптированный для выпуска на фабрике Микрон (г. Зеленоград).

Информация

Микропроцессор «Эльбрус-2СМ» (1891ВМ9Я) – двухъядерный процессор с архитектурой «Эльбрус», построенный на принципах широкого командного слова (VLIW). Представляет собой систему на кристалле с интегрированным контроллером памяти, контроллером межпроцессорных связей и двумя контроллерами канала ввода-вывода. Работает на тактовой частоте 300 МГц. Производится по технологическим нормам 90 нм. Каждое ядро декодирует и отправляет на исполнение до 23 операций за такт.
Особенности процессора «Эльбрус-2СМ»:

• Поддерживаемый тип памяти - DDR2-533.
• Процессор выполнен по технологии LP, которая обеспечивает низкие токи утечки.

Основная сфера применения микропроцессора «Эльбрус-2СМ» – доверенные вычислительные системы с высокими требованиями к обеспечению информационной безопасности.
Примечание: в ходе работы над проектом, для процессора использовалось рабочее название «Эльбрус-1C».

Характеристики

Характеристика	Значение
Обозначение микросхемы	1891ВМ9Я
Архитектура	Эльбрус (VLIW)
Тактовая частота	до 300 МГц
Число ядер	2
Операций в такт (на ядро)	до 23
Кэш-память данных 1-го уровня, на ядро	64 Кб
Кэш-память команд 1-го уровня, на ядро	64 Кб
Кэш-память 2-го уровня (универсальная)	2 МБ
Организация оперативной памяти	2 канала DDR2-533
Пропускная способность каналов оперативной памяти	8,5 ГБ/сек
Возможность объединения в многопроцессорную систему с когерентной общей памятью	До 4 процессоров
Каналы межпроцессорного обмена	3
Пропускная способность каждого канала межпроцессорного обмена	4 ГБ/сек
Каналы ввода-вывода/RemoteDMA	2
Пропускная способность канала ввода-вывода/RemoteDMA	2 ГБ/сек
Совместимые СБИС южного моста	КПИ
Технологические характеристики микросхемы
Технологический процесс	90 нм.
Количество транзисторов	300 млн.
Напряжение питания	1,2 В, 1,8 В, 2,5 В
Рабочий диапазон температуры среды	-40…+85 град. С
Потребляемая мощность	20 Вт
Год начала производства	2014

Состав

В качестве блоков процессора использована часть оборудования микросхемы «Эльбрус-2С+»: процессорные ядра и системный контроллер SIC с контроллером памяти, контроллером межпроцессорных линков и контроллером ввода/вывода. Контроллер SIC переработан ввиду отсутствия ядер DSP.
Ядро микропроцессора «Эльбрус» (Core) – высокопроизводительный универсальный микропроцессор с архитектурой широкого командного слова.
Контроллер межъядерных взаимодействий (CIC) обеспечивает объединение процессорных ядер в единую систему.
Контроллер запросовMAU (MRC) находится в составе контроллера CIC и осуществляет круговой арбитраж, поочерёдно выдавая в системный коммутатор SC запросы от каждого из ядер.
Контроллер когерентных сообщений (Coh_Box) анализирует когерентные запросы от коммутатора SC, выборочно передавая их нужным ядрам, и принимает когерентные ответы от ядер, при необходимости формируя обобщённый когерентный ответ в формате одноядерной системы.
Системный коммутатор (SC) решает следующие задачи:

• обслуживание абонентов согласно политике приоритетов;
• максимально возможная загрузка межпроцессорных линков;
• обеспечение независимости пакетных потоков между различными парами абонентов (пакет из одного потока, не получающий право на дальнейшее прохождение по коммутационной среде, не должен блокировать обработку пакетов из другого потока);
• обеспечение независимости потоков командных пакетов различного типа.

Контроллер памяти (MC) разделён на два частотных домена и обеспечивает гибкую настройку рабочих частот.

Галерея